JK-flip-flop. Principiul de funcționare, circuitul funtsktsionalnye tabelul de adevăr

Un declanșator este o mașină digitală simplă. Ea are două stabilitate de stat. Una dintre ele este setat la „1“, și o alta - „0“.

În metoda de realizare a conexiunilor logice disting următoarele tipuri de dispozitive menționate: JK flip-flop, RS-flip-flop, T-flip-flop, D-flip-flop , etc ...

Subiectul discuției noastre de astăzi sunt un tip de mașini JK. Acestea diferă de la RS-dispozitivele care atunci când este aplicat la informațiile de intrare interzis RS-declanșatoare, stocate inversat în informațiile lor.

Prezentarea atenție tabelul salt, care descrie activitatea JK-flip-flop. In minimizarea kata Carnot derivată ecuație caracteristică pentru dispozitivul respectiv: Q (t + 1) = K't Gt V Jt Q't.

Tabelul arată că starea dispozitivului este determinată nu numai de valorile de informații la intrările J și K, dar, de asemenea, starea de ieșire Qt, care anterior a determinat JK-flip-flop. Acest lucru vă permite să construiască o schemă funcțională a unor astfel de dispozitive pe cele două trepte de tip RS utilaje. JK-dispozitive sunt sincrone și asincrone.

Pentru proiectarea RS JK-flip-flop ale dispozitivelor de tip sincron cu două etape necesare pentru a conecta două ieșiri etapă RS feedback mașină la intrările porților prima etapă.

Principiul de funcționare al JK-declanșare: Dacă informațiile (J și K), dispozitivul aplicat la nivelul de intrare de zero, atunci ieșirea AND-NOT (1 și 2) este setată la un nivel, iar JK-flip-flop își va păstra statutul. De exemplu, Q va fi egal cu zero logic, Q „- unitate logică. În acest caz, atunci când J semnalul și C, egală cu o unitate logică set intrare AND-HE1 și zero logic, respectiv, un nivel logic unul la intrarea primului T-flip-flop. La scoaterea semnalului de ceas (C zero) starea dispozitivului de nivelul de ieșire de tip T logic zero din AND = HE3 este trecut la intrarea celui de al doilea T-flip-flop. Ca rezultat al comutatoarelor JK flip-flop la o stare logică one (caz în care Q este egal cu unu, iar Q „este egal cu zero). Acum, dacă semnalul de declanșare de intrare (C & C) este egal cu unu logic, ieșirea logica AND-HE2 zero, va seta T primul flip-flop în starea zero. După îndepărtarea semnalului de ceas de la ieșirea AND-HE4 zero logic va fi transmis la intrarea celui de al doilea automatului de tip T și JK-flip-flop este comutată la starea zero logic.

În proiectarea de circuite logice complexe sunt necesare pentru diferite tipuri de dispozitive. Prin urmare, avantajoasă pentru fabricarea aparatelor de tip universal, care poate fi utilizat în diferite moduri și modificări. În design de circuit integrat cel mai larg utilizat D- sincrone și JK-flip-flops. In calculatoarele electronice folosesc pe scară largă mașini digitale de tip JK cu grupa J, K și instalare suplimentară R, S intrări. Fiecare grup este coroborat unită, care vă permite să se extindă posibilitățile logice și JK-flip-flop.

Automate de tipul care este utilizat în construcția de contoare (nod de calculator care realizează codul de cont și de stocare a numărului de semnale numărate). De exemplu, imaginea arată contorul la JK-flip-flops. Structural de organizare a binar contra cu paralele de transfer este mult mai ușor în cazul în care să se bazeze pe JK-tip dispozitive cu elemente încorporate logica I.

De asemenea, aceste declanșatoare au fost folosite în construcția de registre de deplasare.

registre de deplasare - sunt nodurile care efectuează informații binare de offset la dreapta și la stânga registrului în conformitate cu semnalele de control.